Docket No. 243159US2

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Kengo TAKATA, et al.			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	INPUT BUFFER CIRCUIT HAVING FUNCTION OF CANCELING OFFSET VOLTAGE				
		REQUEST FOR PRIC	RITY		
	SIONER FOR PATENTS DRIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the	
☐ Full benefit of the filing date(s) of U.S. Provisional Applica §119(e):  Application No.			tion(s) is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>		
	cants claim any right to priority to ovisions of 35 U.S.C. §119, as n		tions to which	they may be entitled pursuant to	
In the mat	ter of the above-identified applic	cation for patent, notice is her	eby given that	the applicants claim as priority:	
COUNTRY Japan		PPLICATION NUMBER 003-135339		NTH/DAY/YEAR 14, 2003	
	copies of the corresponding Conversions	vention Application(s)			
_	ll be submitted prior to payment	of the Final Fee			
	ere filed in prior application Seria				
Re	ere submitted to the International ceipt of the certified copies by the knowledged as evidenced by the	he International Bureau in a t		under PCT Rule 17.1(a) has been	
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
□ (B)	) Application Serial No.(s)				
☐ are submitted herewith					
	☐ will be submitted prior to pa	yment of the Final Fee			
			Respectfully S	ubmitted,	
				/AK, McCLELLAND, USTADT, P.C.	
		-	$\mathcal{L}$	Jmn Worllun (	
Customer Number			Marvin J. Spivak		
22850			Registration No. 24,913		
ZZOJU Tel. (703) 413-3000			C. Irvin McClelland Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 5月14日

出 願 番 号

Application Number:

特願2003-135339

[ ST.10/C ]:

[JP2003-135339]

出 顧 人
Applicant(s):

三菱電機株式会社

2003年 6月 2日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

543996JP01

【提出日】

平成15年 5月14日

【あて先】

特許庁長官殿

【国際特許分類】

H03F 3/45

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

高田 賢吾

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

吉村 勉

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

近藤 晴房

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

伊藤 浩伸

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

Ĉ

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

. 【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 入力バッファ回路

【特許請求の範囲】

【請求項1】 第1及び第2の入力信号が入力され、第1及び第2の出力信号が出力される入力バッファ回路であって、

前記入力バッファ回路は、

第1の差動増幅回路と、

前記第1の出力信号が入力される第1の積分回路と、

前記第2の出力信号が入力される第2の積分回路と、

前記第1及び第2の積分回路からそれぞれ出力された電圧値を変換する第1の 電圧変換回路と

を備え、

前記第1の差動増幅回路は、

前記第1の入力信号が入力されるゲートを有する第1のトランジスタと、

前記第2の入力信号が入力されるゲートを有する第2のトランジスタと

を有し、

前記第1の電圧変換回路の出力は、前記第1及び第2のトランジスタの各バックゲートに接続されている、入力バッファ回路。

【請求項2】 前記入力バッファ回路は、前記第1の差動増幅回路に縦続接続された第2の差動増幅回路をさらに備え、

前記第2の差動増幅回路は、

前記第1の差動増幅回路から出力された第3の出力信号が入力されるゲートを 有する第3のトランジスタと、

前記第1の差動増幅回路から出力された第4の出力信号が入力されるゲートを 有する第4のトランジスタと

を有し、

前記第1の電圧変換回路の前記出力は、前記第3及び第4のトランジスタの各 バックゲートにさらに接続されている、請求項1に記載の入力バッファ回路。

【請求項3】 前記入力バッファ回路は、

前記第1の差動増幅回路に縦続接続された第2の差動増幅回路と、

前記第1及び第2の積分回路からそれぞれ出力された前記電圧値を変換する第2の電圧変換回路と

をさらに備え、

前記第2の差動増幅回路は、

前記第1の差動増幅回路から出力された第3の出力信号が入力されるゲートを 有する第3のトランジスタと、

前記第1の差動増幅回路から出力された第4の出力信号が入力されるゲートを 有する第4のトランジスタと を有し、

前記第2の電圧変換回路の出力は、前記第3及び第4のトランジスタの各バックゲートに接続されている、請求項1に記載の入力バッファ回路。

【請求項4】 前記第1の差動増幅回路は、前記第1のトランジスタに接続された第5のトランジスタと、前記第2のトランジスタに接続された第6のトランジスタとを有する定電流源をさらに備え、

前記第1の電圧変換回路の前記出力は、前記第5及び第6のトランジスタの各 バックゲートにさらに接続されている、請求項1~3のいずれか一つに記載の入 カバッファ回路。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、オフセット電圧をキャンセルする機能を有する入力バッファ回路 に関するものである。

[0002]

【従来の技術】

複数の差動増幅回路が縦続接続された構成を有する従来の入力バッファ回路では、オフセット電圧をキャンセルすべく、分圧用の抵抗や終端抵抗等の様々な回路素子が、データパス(又はシグナルパス)に接続されていた。

[0003]

なお、オフセット電圧をキャンセルする手法に関する技術は、例えば下記の特 許文献1~3に開示されている。

[0004]

【特許文献1】

特開2002-9561号公報

【特許文献2】

特開2003-8407号公報

【特許文献3】

特開平4-192703号公報

[0005]

【発明が解決しようとする課題】

しかしながら、従来の入力バッファ回路によると、データパスに接続された上 記の回路素子の影響によって、ノイズが増加したり差動増幅回路の帯域幅が狭く なる等、入力バッファ回路の性能が低下する場合があるという問題がある。

[0006]

また、前段の回路から出力された信号に含まれる直流成分の影響を受けて、オフセット電圧を適切にキャンセルすることができない場合が生じ得る。そのため、前段の回路との接続方式が、キャパシタを介した接続方式(容量結合方式)に制限されるという問題がある。

[0007]

本発明はかかる問題を解決するために成されたものであり、回路の性能が低下することがなく、前段の回路との接続方式が制限されることもない、入力バッファ回路を得ることを目的とするものである。

[0008]

【課題を解決するための手段】

この発明に係る入力バッファ回路は、第1及び第2の入力信号が入力され、第 1及び第2の出力信号が出力される入力バッファ回路であって、入力バッファ回 路は、第1の差動増幅回路と、第1の出力信号が入力される第1の積分回路と、 第2の出力信号が入力される第2の積分回路と、第1及び第2の積分回路からそ れぞれ出力された電圧値を変換する第1の変換回路とを備え、第1の差動増幅回路は、第1の入力信号が入力されるゲートを有する第1のトランジスタと、第2の入力信号が入力されるゲートを有する第2のトランジスタとを有し、第1の変換回路の出力は、第1及び第2のトランジスタの各バックゲートに接続されている。

[0009]

【発明の実施の形態】

実施の形態1.

図1は、本発明の実施の形態1に係る入力バッファ回路の構成を示す回路図である。図1には、2個の差動増幅回路が縦続接続された構成を有する入力バッファ回路が示されている。しかしながら、差動増幅回路の個数は2個に限定されるものではなく、入力バッファ回路は、1個以上の差動増幅回路を備えていればよい。

[0010]

入力バッファ回路は、1段目の差動増幅回路と、2段目の差動増幅回路と、積 分回路として機能する第1及び第2のローパスフィルタ回路と、電圧変換回路と して機能する差動増幅回路5とを備えている。但し、差動増幅回路5の代わりに 、レベルシフタ回路が設けられていてもよい。

[0011]

1段目の差動増幅回路は、負荷1m, 1nと、nチャネルMOSFET(以下、単に「トランジスタ」と称する)1x, 1y, 1zとを有している。トランジスタ1xのドレインは、負荷1mを介して、電源電位に接続されている。トランジスタ1xのソースは、トランジスタ1zのドレインに接続されている。トランジスタ1xのゲートには、図示しない前段の回路(例えば、フォトダイオードと同じケース内に密封されたトランスインピーダンスアンプ)から、入力信号INが入力されている。トランジスタ1yのドレインは、負荷1nを介して、電源電位に接続されている。トランジスタ1yのゲートには、上記の前段の回路から、入力信号INBが入力されている。トランジスタ1zのゲートには、上記の前段の回路から、入力信号INBが入力されている。トランジスタ1zは、1段目の差動増幅回路

の定電流源として機能する。トランジスタ1zのソース及びバックゲートは、グランド電位に接続されている。トランジスタ1zのゲートには、所定のバイアス電圧BIASが入力されている。

## [0012]

2段目の差動増幅回路は、負荷2m,2nと、トランジスタ2x,2y,2zとを有している。トランジスタ2xのドレインは、負荷2mを介して、電源電位に接続されている。トランジスタ2xのソースは、トランジスタ2zのドレインに接続されている。トランジスタ2xのゲートには、1段目の差動増幅回路から出力された出力信号V1aが入力されている。トランジスタ2yのゲーインは、負荷2nを介して、電源電位に接続されている。トランジスタ2yのゲートには、トランジスタ2zのドレインに接続されている。トランジスタ2yのゲートには、1段目の差動増幅回路から出力された出力信号V1bが入力されている。トランジスタ2x,2yの各バックゲートは、グランド電位に接続されている。トランジスタ2zは、2段目の差動増幅回路の定電流源として機能する。トランジスタ2zのゲートには、バイアス電圧BIASが入力されている。2段目の差動増幅回路からは、入力バッファ回路の出力信号である、出力信号OUT,OUTBが出力されている。

## [0013]

図1に示した例とは異なり、トランジスタ1z,2x,2y,2zがそれぞれpチャネルMOSFETである場合は、これらのトランジスタの各バックゲートは、電源電位に接続される。

#### [0014]

第1のローパスフィルタ回路には、出力信号OUTBが入力されている。第1のローパスフィルタ回路は、出力信号OUTBとグランド電位との間で抵抗3 sとキャパシタ4 s とが直列に接続された構成を有している。

## [0015]

第2のローパスフィルタ回路には、出力信号OUTが入力されている。第2のローパスフィルタ回路は、出力信号OUTとグランド電位との間で抵抗3 t とキ

ャパシタ4tとが直列に接続された構成を有している。

## [0016]

差動増幅回路5の第1の入力端子は、抵抗3sとキャパシタ4sとの直列接続点に接続されている。これにより、第1のローパスフィルタ回路から出力された電圧値(即ち、キャパシタ4sの電位)V2aが、差動増幅回路5の第1の入力端子に入力されている。また、差動増幅回路5の第2の入力端子は、抵抗3tとキャパシタ4tとの直列接続点に接続されている。これにより、第2のローパスフィルタ回路から出力された電圧値(即ち、キャパシタ4tの電位)V2bが、差動増幅回路5の第2の入力端子に入力されている。差動増幅回路5は、電圧値V2aを変換して電圧V3aを出力し、電圧値V2bを変換して電圧V3bを出力する。差動増幅回路5の第1の出力端子は、トランジスタ1xのバックゲートに接続されている。これにより、トランジスタ1xのバックゲートには、差動増幅回路5によって電圧V3aが印加されている。また、差動増幅回路5の第2の出力端子は、トランジスタ1yのバックゲートに接続されている。これにより、トランジスタ1yのバックゲートに接続されている。これにより、トランジスタ1yのバックゲートには、差動増幅回路5によって電圧V3bが印加されている。

#### [0017]

小振幅かつ高周波数の信号(例えば、フォトダイオードの出力信号)を入力バッファ回路によって増幅しようとする場合、入力信号 I N, I N B は、電源電位及びグランド電位までフルスイングすることなく、コモンモード電圧と呼ばれる直流電圧値を中心として、プラス方向及びマイナス方向の双方に同程度の微小振幅で振れる。理想的には、出力信号 V 1 a に関するコモンモード電圧と、出力信号 V 1 b に関するコモンモード電圧とが互いに等しいことが望ましい。しかしながら、製造時のばらつき等に起因して、トランジスタ 1 x の特性とトランジスタ 1 y の特性が互いに異なるため、出力信号 V 1 a に関するコモンモード電圧と、出力信号 V 1 b に関するコモンモード電圧との間に、電位差(オフセット電圧)が発生してしまう。

## [0018]

以下、図1に示した入力バッファ回路において、オフセット電圧をキャンセル

する手法について説明する。出力信号OUTBは第1のローパスフィルタ回路に入力され、第1のローパスフィルタ回路は、所定の期間、出力信号OUTBを積分する。その積分結果は、電圧値V2aとしてキャパシタ4sにストアされる。同様に、出力信号OUTは第2のローパスフィルタ回路に入力され、第2のローパスフィルタ回路は、上記の所定の期間、出力信号OUTを積分する。その積分結果は、電圧値V2bとしてキャパシタ4tにストアされる。オフセット電圧は、電圧値V2aと電圧値V2bとの差に反映されている。

## [0019]

差動増幅回路 5 は、電圧値 V 2 a , V 2 b を変換することにより、1段目の差動増幅回路の設計仕様、特にトランジスタ1 x , 1 y の設計仕様に合わせて、適切な電圧 V 3 a , V 3 b を生成して出力する。電圧 V 3 a , V 3 b はトランジスタ1 x , 1 y の各バックゲートにそれぞれ印加され、これにより、トランジスタ1 x , 1 y の各しきい値電圧がそれぞれ変化する。トランジスタ1 x , 1 y の各しきい値電圧がそれぞれ変化する。トランジスタ1 x , 1 y の各しきい値電圧が変化することにより、オフセット電圧がキャンセルされる。

#### [0020]

例えば、出力信号V1aに関するコモンモード電圧が、出力信号V1bに関するコモンモード電圧よりも高くなっていると仮定する。この場合、出力信号OUTに関するコモンモード電圧が、出力信号OUTBに関するコモンモード電圧よりも高くなる。従って、電圧値V2bは電圧値V2aよりも高くなり、電圧V3bは電圧V3aよりも高くなる。バックゲートに印加される電圧(ボディバイアス電圧)が高いほどトランジスタのドレイン電流は大きいため、負荷1nによる電圧降下は負荷1mによる電圧降下よりも大きくなる。その結果、出力信号V1aに関するコモンモード電圧は低下し、出力信号V1bに関するコモンモード電圧は上昇する。このようにしてオフセット電圧がキャンセルされる。

#### [0021]

図2は、オフセット電圧がキャンセルされている様子を示すグラフである。初期状態においては、出力信号OUTに関するコモンモード電圧が出力信号OUT Bに関するコモンモード電圧よりも高く、両者間にオフセット電圧が生じている。しかしながら、オフセット電圧は徐々にキャンセルされ、約6 n s 経過後は、 出力信号OUT, OUTBに関する各コモンモード電圧がほぼ等しくなっていることが分かる。

[0022]

このように本実施の形態1に係る入力バッファ回路によれば、トランジスタ1x,1yの各バックゲートに電圧V3a,V3bをそれぞれ印加することによって、オフセット電圧をキャンセルする。従って、分圧用の抵抗や終端抵抗等の回路素子をデータパスに接続する必要がないため、これらの回路素子の影響によって入力バッファ回路の性能が低下することを回避できる。また、前段の回路との接続方式が容量結合方式に制限されることもない。

[0023]

また、入力信号 I N, I N B は例えば 1 O G H z 程度の高周波であるのに対して、バックゲートを用いたしきい値電圧の制御の応答性は、それよりも低い 1 G H z 程度である。しかしながら、本実施の形態 1 に係る入力バッファ回路によれば、第 1 及び第 2 のローパスフィルタ回路の各積分結果を利用して電圧 V 3 a, V 3 b の値が決定されるため、トランジスタ 1 x, 1 y の各バックゲートに印加される電圧 V 3 a, V 3 b は、入力信号 I N, I N B ほど高速には遷移しない。その結果、オフセット電圧を適切にキャンセルすることができる。

[0024]

実施の形態2.

図3は、本発明の実施の形態2に係る入力バッファ回路の構成を示す回路図である。差動増幅回路5の第1の出力端子は、トランジスタ1x,2xの各バックゲートにそれぞれ接続されている。これにより、トランジスタ1x,2xの各バックゲートには、差動増幅回路5によって電圧V3aがそれぞれ印加されている。また、差動増幅回路5の第2の出力端子は、トランジスタ1y,2yの各バックゲートに接続されている。これにより、トランジスタ1y,2yの各バックゲートには、差動増幅回路5によって電圧V3bがそれぞれ印加されている。本実施の形態2に係る入力バッファ回路のその他の構成は、図1に示した上記実施の形態1に係る入力バッファ回路の構成と同様である。

[0025]

なお、図3には、2個の差動増幅回路が従属接続され、トランジスタ1x,2x及びトランジスタ1y,2yの各バックゲートに、電圧V3a,V3bがそれぞれ印加された構成を有する入力バッファ回路が示されている。しかしながら、差動増幅回路の個数は2個に限定されるものではなく、2個以上の差動増幅回路が従属接続されていて、そのうちの2個以上の差動増幅回路に、電圧V3a,V3bが印加されていればよい。

[0026]

このように本実施の形態2に係る入力バッファ回路によれば、トランジスタ1 x の特性とトランジスタ1 y の特性との相違に起因するオフセット電圧のみならず、トランジスタ2 x の特性とトランジスタ2 y の特性との相違に起因するオフセット電圧をもキャンセルすることができる。

[0027]

実施の形態3.

図4は、本発明の実施の形態3に係る入力バッファ回路の構成を示す回路図である。差動増幅回路(本実施の形態3において「電圧変換回路」とも称する)51の第1の入力端子は、抵抗3sとキャパシタ4sとの直列接続点に接続されている。これにより、第1のローパスフィルタ回路から出力された電圧値V2aが、差動増幅回路51の第1の入力端子に入力されている。また、差動増幅回路51の第2の入力端子は、抵抗3tとキャパシタ4tとの直列接続点に接続されている。これにより、第2のローパスフィルタ回路から出力された電圧値V2bが、差動増幅回路51の第2の入力端子に入力されている。

[0028]

差動増幅回路51は、電圧値V2aを変換して電圧V3a1を出力し、電圧値V2bを変換して電圧V3b1を出力する。差動増幅回路51は、電圧値V2a, V2bを変換することにより、1段目の差動増幅回路の設計仕様、特にトランジスタ1x, 1yの設計仕様に合わせて、適切な電圧V3a1, V3b1を生成して出力する。差動増幅回路51の第1の出力端子は、トランジスタ1xのバックゲートに接続されている。これにより、トランジスタ1xのバックゲートには、差動増幅回路51によって電圧V3a1が印加されている。また、差動増幅回

路51の第2の出力端子は、トランジスタ1gのバックゲートに接続されている。これにより、トランジスタ1gのバックゲートには、差動増幅回路51によって電圧V3b1が印加されている。

## [0029]

差動増幅回路(本実施の形態3において「電圧変換回路」とも称する)52の第1の入力端子は、抵抗3sとキャパシタ4sとの直列接続点に接続されている。これにより、第1のローパスフィルタ回路から出力された電圧値V2aが、差動増幅回路52の第1の入力端子に入力されている。また、差動増幅回路52の第2の入力端子は、抵抗3tとキャパシタ4tとの直列接続点に接続されている。これにより、第2のローパスフィルタ回路から出力された電圧値V2bが、差動増幅回路52の第2の入力端子に入力されている。

## [0030]

差動増幅回路52は、電圧値V2aを変換して電圧V3a2を出力し、電圧値V2bを変換して電圧V3b2を出力する。差動増幅回路52は、電圧値V2a, V2bを変換することにより、2段目の差動増幅回路の設計仕様、特にトランジスタ2x,2yの設計仕様に合わせて、適切な電圧V3a2,V3b2を生成して出力する。差動増幅回路52の第1の出力端子は、トランジスタ2xのバックゲートに接続されている。これにより、トランジスタ2xのバックゲートには、差動増幅回路52によって電圧V3a2が印加されている。また、差動増幅回路52によって電圧V3b2が印加されている。また、差動増幅回路52によって電圧V3b2が印加されている。本実施の形態3に係る入力バッファ回路のその他の構成は、図1に示した上記実施の形態1に係る入力バッファ回路の構成と同様である。

## [0031]

なお、図4には、2個の差動増幅回路が従属接続され、2個の電圧変換回路 51, 52が設けられ、トランジスタ1x, 1y, 2x, 2yの各バックゲートに、電圧V3 a 1, V3 b 1, V3 a 2, V3 b 2がそれぞれ印加された構成を有する入力バッファ回路が示されている。しかしながら、差動増幅回路及び電圧変

換回路の個数はそれぞれ2個に限定されるものではなく、2個以上の差動増幅回路が従属接続されていて、そのうちの1個以上の差動増幅回路に電圧V3a1, V3b1が印加されており、他の1個以上の差動増幅回路に電圧V3a2,V3 b2が印加されていればよい。また、3個以上の差動増幅回路が従属接続されている場合には、差動増幅回路と同数の電圧変換回路を設けてもよく、あるいは、差動増幅回路よりも少ない個数の電圧変換回路を設けて、上記実施の形態2と同様に、1個の電圧変換回路の出力を分岐して2個以上の差動増幅回路に入力してもよい。

[0032]

このように本実施の形態3に係る入力バッファ回路によれば、トランジスタ1 x の特性とトランジスタ1 y の特性との相違に起因するオフセット電圧のみならず、トランジスタ2 x の特性とトランジスタ2 y の特性との相違に起因するオフセット電圧をもキャンセルすることができる。

[0033]

しかも、1段目の差動増幅回路に対応する差動増幅回路51と、2段目の差動増幅回路に対応する差動増幅回路52とが、個別に設けられている。そのため、トランジスタ1x,1yの特性とトランジスタ2x,2yの特性とが互いに異なる場合であっても、それぞれの特性に応じて適切な電圧V3a1,V3b1,V3a2,V3b2を個別に生成することができる。その結果、上記実施の形態2に係る入力バッファ回路と比較すると、1段目の差動増幅回路に関するオフセット電圧と、2段目の差動増幅回路に関するオフセット電圧と、2段目の差動増幅回路に関するオフセット電圧とを、より適切にキャンセルすることができる。

[0034]

実施の形態4.

図5は、本発明の実施の形態4に係る入力バッファ回路の構成を示す回路図である。図1に示したトランジスタ1 z の代わりに、トランジスタ1 z x, 1 z y が設けられている。トランジスタ1 z x, 1 z y は、1 段目の差動増幅回路の定電流源として機能する。トランジスタ1 x, 1 y の各ドレインは、抵抗6を介して互いに接続されている。

[0035]

トランジスタ1 z x のドレインは、トランジスタ1 x のソースに接続されている。トランジスタ1 z x のソースは、グランド電位に接続されている。トランジスタ1 z x のゲートには、バイアス電圧BIASが入力されている。差動増幅回路5 の第1の出力端子は、トランジスタ1 x , 1 z x の各バックゲートにそれぞれ接続されている。これにより、トランジスタ1 x , 1 z x の各バックゲートには、差動増幅回路5 によって電圧V3 a がそれぞれ印加されている。

[0036]

トランジスタ1 z yのドレインは、トランジスタ1 yのソースに接続されている。トランジスタ1 z yのソースは、グランド電位に接続されている。トランジスタ1 z yのゲートには、バイアス電圧BIASが入力されている。差動増幅回路5の第2の出力端子は、トランジスタ1 y, 1 z yの各バックゲートにそれぞれ接続されている。これにより、トランジスタ1 y, 1 z yの各バックゲートには、差動増幅回路5によって電圧V3 bがそれぞれ印加されている。

[0037]

本実施の形態4に係る入力バッファ回路のその他の構成は、図1に示した上記実施の形態1に係る入力バッファ回路を基礎として、本実施の形態5に係る発明を適用する例について示したが、本実施の形態5に係る発明は、上記実施の形態2,3に係る入力バッファ回路に適用することも可能である。例えば、1段目の差動増幅回路のトランジスタ1zのみならず、2段目の差動増幅回路のトランジスタ2zx,2zy(図示しない)に分割してもよい。そして、上記実施の形態2と同様に、差動増幅回路5の出力を分岐して、トランジスタ2x,2zxに電圧V3aを入力し、トランジスタ2y,2zyに電圧V3bを入力してもよい。あるいは、上記実施の形態3と同様に、複数の差動増幅回路51,52を設け、差動増幅回路51からトランジスタ1x,1zxに電圧V3a1を、差動増幅回路51からトランジスタ1x,1zxに電圧V3a1を、差動増幅回路52からトランジスタ2x,2zxに電圧V3a2を、差動増幅回路52からトランジスタ2x,2zxに電圧V3a2を、差動増幅回路52からトランジスタ2x,2zxに電圧V3b2を、差動増幅回路52からトランジスタ2x,2zxに電圧V3b2を、差動増幅回路52からトランジスタ2x,2zxに電圧V3b2を、差動増幅回路52からトランジスタ2x,2zxに電圧V3b2を、それぞれ入力してもよ

610

[0038]

このように本実施の形態4に係る入力バッファ回路によれば、差動増幅回路5は、トランジスタ1x,1yの各ボディバイアス電圧のみならず、トランジスタ1zx,1zyの各ボディバイアス電圧をも制御する。これにより、上記実施の形態1に係る入力バッファ回路と比較すると、オフセット電圧をより効果的にキャンセルすることができる。

[0039]

#### 【発明の効果】

この発明によれば、第1の電圧変換回路は、第1の出力信号に関する第1の積分回路による積分結果を、第1のトランジスタの設計仕様に合わせて、適切な電圧変換して出力する。また、第1の電圧変換回路は、第2の出力信号に関する第2の積分回路による積分結果を、第2のトランジスタの設計仕様に合わせて、適切な電圧に変換して出力する。第1の電圧変換回路から出力された各電圧が第1及び第2のトランジスタの各バックゲートにそれぞれ印加されることにより、オフセット電圧がキャンセルされる。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係る入力バッファ回路の構成を示す回路 図である。
  - 【図2】 オフセット電圧がキャンセルされている様子を示すグラフである
- 【図3】 本発明の実施の形態2に係る入力バッファ回路の構成を示す回路 図である。
- 【図4】 本発明の実施の形態3に係る入力バッファ回路の構成を示す回路 図である。
- 【図5】 本発明の実施の形態4に係る入力バッファ回路の構成を示す回路 図である。


#### 【符号の説明】

1x, 1y, 2x, 2y, 1zx, 1zy トランジスタ、3s, 3t 抵抗


、4s,4t キャパシタ、5 差動増幅回路。

【書類名】 図面


【図1】




【図2】




# 【図3】



# 【図4】



【図5】



【書類名】 要約書

【要約】

【課題】 回路の性能が低下することがなく、前段の回路との接続方式が制限されることもない、入力バッファ回路を得る。

【解決手段】 出力信号OUTBは第1のローパスフィルタ回路に入力され、第1のローパスフィルタ回路は、所定の期間、出力信号OUTBを積分する。その積分結果は、電圧値V2aとしてキャパシタ4sにストアされる。同様に、出力信号OUTは第2のローパスフィルタ回路に入力され、第2のローパスフィルタ回路は、上記の所定の期間、出力信号OUTを積分する。その積分結果は、電圧値V2bとしてキャパシタ4tにストアされる。差動増幅回路5は、電圧値V2a, V2bを増幅することにより、トランジスタ1x, 1yの設計仕様に合わせて、適切な電圧V3a, V3bを生成して出力する。電圧V3a, V3bはトランジスタ1x, 1yの各バックゲートにそれぞれ印加される。

【選択図】 図1

## 出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社